如何用织梦程序制作多个页面网站网络营销技巧培训

计算机基础知识

1.中断向量表用来保存各个中断源的中断服务程序的入口地址。当外设发出中断请求信号（INTR）以后，由中断控制器（INTC）确定其中断号，并根据中断号查找中断向量表来取得其中断服务程序的入口地址，同时INTC把中断请求信号提交给CPU。

2.设机器字长为64位，存储器的容量为128MB，若按字编址，它可寻址的单位个数是（ ）。
机器字长为64位，即8B，按字编址可寻址的范围128MB/8B=16M。

3.设机器字长为64位，存储器的容量为512MB,若按字编址，它可寻址的单位个数是（ ）。
机器字长为64位，即8B，按字编址可寻址的范围512MB/8B=64M。

4.操作系统的系统的性能指标有系统的可靠性、系统的吞吐率（量）、系统响应时间、系统资源利用率、可移植性。

5.Linux中只有一个根目录，用"/"表示。

6.若某存储器存储周期为250ns，每次读出16位，该存存储器地数据传输率是（ ）。
计算的是存储器的带宽，每个存储周期读出16bit=2B，因此数据传输率是2B/（25010^ -9s)，计算结果为810^6B/s。

7.总线宽度为32bit，时钟频率为200MHz，若总线上每5个时钟周期传送一个32bit的字，则该总线的带宽为（160 ）MB/S。
总线的带宽指单位时间内传输的数据总量。在计算机当中，时钟频率是其时钟周期的倒数，表示时间的度量，本题时钟周期为1/200MHz。
总线宽度是指总线的线数，即数据信号并行传输的能力，本题传送大小与总线宽度一致，不需要处理。
传送32bit的字，即数据总量为32bit；5个时钟周期，即（1/200MHz）×5，为总时间。
带宽=数据总量/总时间(注意单位的转换）。
即总带宽=32bit/(5/200MHz)=1280Mbit/s=160MB/s。【此处为了方便计算，让2^ 20与10^6近似相等

8.在一个容量为128KB的SRAM存储芯片上，按字长32位编址，其地址范围可从0000H到（ ）。
容量128KB的SRAM存储器，按字长32位编址，32bit=4Byte,总共有128KB/4B=32K=2^15个地址，所以地址范围是0000H到7fffH

9.内存按字节编址，地址从A0000H到CFFFFH的内存，共有()字节，若用存储容量为64Kx8bit的存储器芯片构成该内存空间，至少需要()片
地址从AO0OOH到CFFFFH，存储单元个数共有CFFFFH+1-A0000H=30000H,即3×164个；按字节编址，即每个存储单元存放1个字节，也就是1B；该存储区域总容量=存储单元个数×存储单元内容=3×164×1B=3×216B=192KB。
若用存储容量为64Kx8bit的存储芯片构成，即单位芯片容量为64Kx8bit，总容量=单位芯片容量×片数，即片数=总容量/单位芯片容量=（192KB）/（64K×8bit）=3。

10.计算机中普遍采用的字符编码是美国标准信息交换码，即ASCII码，包括256个常用字符。

CPU

11.CPU中的（ ）的值可自动加1，以便实现程序指令的顺序执行。
程序计数器（PC）
指令寄存器（IR）用来保存当前正在执行的指令。当执行一条指令时，先把它从内存取到数据寄存器(DR)中，然后再传送至IR。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器（ID)就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。
地址寄存器（AR）用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之问存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。
为了保证程序指令能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，因此程序计数器(PC)的内容以口是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。

12.计算机运行过程中，遇到突发率件，要求CPU暂时停止正在运行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为（ 中断 ）。
为了提高I/O能力和CPU效率，计算机系统引进了中断方式。程序中断是指计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，CPU暂时中止现行程序（保护现场），而转去对随机发生的更紧迫的事件进行处理，在处理完毕后，CPU将自动返回原来的程序继续执行（恢复现场）。

13.计算机在一个指令周期的过程中，为从内存读取指令操作码，首先要将（ ）的内容送到地址总线上。
PC（程序计数器）是用于存放下一条指令所在单元的地址。当执行一条指令时，处理器首先需要从PC中取出指令在内存中的地址，通过地址总线寻址获取。

14.在计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和DMA等。其中，采用（ ）方式时，不需要CPU控制数据的传输过程。
直接程序控制(无条件传送/程序查询方式）。无条件传送：在此情况下，外设总是准备好的，它可以无条件地随时接收CPU发来的输出数据，也能够无条件地随时向CPU提供需要输入的数据。程序查询方式：在这种方式下，利用查询方式进行输入输出，就是通过CPU执行程序查询外设的状态，判断外设是否准备好接收数据或准备好了向CPU输入的数据。中断方式：由程序控制I/O的方法，其主要缺点在于CPU必须等待I/O系统完成数据传输任务，在此期间CPU需要定期地查询I/O系统的恶状态，以确认传输是否完成。因此整个系统的性能严重下降。直接主存存取（DirectMemory Access，DMA)是指数据在主存与I/O设备间的直接成块传送，即在主存与I/O设备间传送数据块的过程中，不需要CPU作任何干涉，只需在过程开始启动（即向设备发出，传送一块数据的命令）与过程结束（CPU通过轮询或中断得知过程是否结束和下次操作是否准备就绪）时由CPU进行处理，实际操作由DMA硬件直接完成，CPU在传送过程中可做别的事情。

15.​若不考虑I/O设备本身的性能，则影响计算机系统I/O数据传输速度的主要因素是（ ）。
地址总线宽度决定了CPU可以访问的物理地址空间，简单地说就是CPU到底能够使用多大容量的内存。CPU字长指CPU位时间内(同一时间）能一次处理的二进数的位数。数据总线负责计算机中数据在各组成部分之间的传送，数据总线宽度是指在芯片内部数据传送的宽度，而数据总线宽度则决定了CPU与二级缓存、内存以及输入/输出设备之间一次数据传输的信息量。

16.在CPU中，跟踪下一条要执行的指令的地址的寄存器是（ ）。
在CPU中，PC用来跟踪下一条要执行的指令在主存储器的中地址
17.在中断响应过程中，CPU保护程序计数器的主要目的是（为了使CPU在执行完中断服务程序时能回到被中断程序的断点处 ）。
中断响应实现向中断服务程序的过渡。在中断响应周期，CPU要完成以下操作：
（1）发出中断响应信号INTA。（2）关中断，即将IF位清0。这是因为在响应一个中断的期间不能响应另一个中断。（3）保护断点和标志寄存器。
断点是按正常顺序（即没有中断)应执行的下一条指令的地址。对8086来说，保护断点就是保存CS和IP的内容（压入堆栈）。标志寄存器FR中存放着刚执行指令的一些重要特征，也需要保存起来，以便中断返回时继续使用其中的内容。
（4）查找中断源，转向相应的中断服务程序的入口。
18.从基本的CPU工作原理来看，若CPU执行MOV R1，R0指令（即将寄存器R0的内容传送到寄存器R1中），则CPU首先要完成的操作是
（ ）（其中PC为程序计数器；M为主存储器；DR为数据寄存器；IR为指令寄存器；AR为地址寄存器）。
CPU执行MOVRI，RO指令，CPU首先要完成的操作是从内存中读取该指令的指令操作码。取该指令的指令操作码，首先要做的就是将程序计数器的内容送到地址寄存器，即PC→AR。
19.在CPU的组成中，不包括（ 存储器 ）。
20.属于CPU中算术逻辑单元的部件是在（ 加法器）。
算术逻辑运算单元ALU(Arithmetic and Logic Unit)ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。
21.从基本的CPU工作原理来看，若CPU执行MOV R1,R0指令（即将寄存器R0的内容传送到寄存器R1中），则CPU首先要完成的操作是（ ）(其中PC为程序计数器；M为主存储器；DR为数据寄存器；IR为指令寄存器；AR为地址寄存器）。
CPU执行MOVRl，RO指令，CPU首先要完成的操作是从内存中读取该指令的指令操作码。取该指令的指令操作码，首先要做的就是将程序计数器的内容送到地址寄存器，即PC→AR。
22.以下关于CPU的叙述中，错误的是（程序计数器PC除了存放指令地址，也可以临时存储算术/逻辑运算结果 ）。
正确的是CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制，CPU中的控制器决定计算机运行过程的自动化，指令译码器是CPU控制器中的部件。
23.以下关于CPU和GPU的叙述中，正确的是（CPU适合于需要处理各种不同的数据类型、大量的分支跳转及中断等场合 ）。
CPU强调通用性，需要处理各种数据类型，又要进行逻辑判断进行大量的分支跳转和中断的处理。因此CPU内部结构异常复杂。
CPU利用较高的主频和高速缓存来提升执行指令的速度，但通用函数库是高级编程语言的一部分，与CPU无关。
GPU面对的是类型高度统一、相互无依赖的大规模数据和不需要被打断的纯净计算环境。GPU是一种单指令多数据流(Single Instruction Multiple Data,SIMD)架构，特点是比CPU包含更多的计算单元和更简单的控制单元。
MISD纯粹是一种理论模型，并没有实际意义。
24.DMA（直接存储器访问）工作方式是在（ ）之间建立起直接的数据通路。
直接主存存取(Direct Memory Access,DMA)是指数据在主存与I/O设备间的直接成块传送，即在主存与I/O设备间传送数据块的过程中，不需要CPU作任何干涉，只需在过程开始启动(即向设备发出“传送一块数据"的命令）与过程结束（CPU通过轮询或中断得知过程是否结束和下次操作是否准备就绪）时由CPU进行处理，实际操作由DMA硬件直接完成，CPU在传送过程中可做其它事情。
25.指令寄存器的位数取决于（ ）。
指令寄存器是CPU中的关键寄存器，其内容为正在执行的指令，显然其位数取决于指令字长。
26.累加寄存器AC：通用寄存器，为ALU提供一个工作区，用来暂存数据。（注意不是数据缓冲寄存器）
27.CPU中的运算单元、控制单元和寄存器组通过系统总线连接起来
28.在冯诺依曼结构中，程序指令和数据存在同一个存储器中。
29.在CPU中，常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是（ 累加寄存器 ）。
寄存器是CPU中的一个重要组成部分，它是CPU内部的临时存储单元。寄存器既可以用来存放数据和地址，也可以存放控制信息或CPU工作时的状态。在CPU中增加寄存器的数量，可以使CPU把执行程序时所需的数据尽可能地放在寄存器件中，从而减少访问内存的次数，提高其运行速度。但是寄存器的数目也不能太多，除了增加成本外，由于寄存器地址编码增加也会对增加指令的长度。CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器等类型。
程序计数器用于存放指令的地址。令当程序顺序执行时，每取出一条指令，PC内容自动增加一个值，指向下一条要取的指令。当程序出现转移时，则将转移地址送入PC，然后由PC指向新的程序地址。
程序状态寄存器用于记录运算中产生的标志信息，典型的标志为有进位标志位、零标志位、符号标志位、溢出标志位、奇偶标志等。
地址寄存器包括程序计数器、堆栈指示器、变址寄存器、段地址寄存器等，用于记录各种内存地址。
累加寄存器是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果，累加器不能用于长时间地保存一个数据。
30.系统总线是主板上各个部件之间通讯的线路，不是CPU内部组成内容。
31.在中断响应过程中，CPU保护程序计数器的主要目的是（ 为了使CPU在执行完中断服务程序时能回到被中断程序的断点处 ）。
32.CPU执行算术运算或者逻辑运算时，常将源操作数和结果暂存在（ ）中。
答案是累加寄存器，用来暂时存放算术逻辑运算部件ALU运算的结果信息。程序计数器(PC)是用于存放下一条指令地址的地方，计算之前就要用到。指令寄存器(IR)保存当前正在执行的一条指令。地址寄存器(AR）用来保存当前CPU所要访问的内存单元的地址。

原码反码补码浮点数

33.在现代计算机中用阶码和尾数来表示实数的方法叫做“浮点表示法”，即浮点数。
34.原码乘法需要先将被乘数和乘数的原码相乘，再根据结果的正负情况来确定乘积的正负号。因此，即先取操作数绝对值相乘，符号位单独处理。具体步骤如下：
将被乘数和乘数的符号位和数值部分单独处理。
对被乘数和乘数的数值部分取绝对值相乘，得到乘积。
如果被乘数和乘数的符号位相同，则乘积为正；如果符号位不同，则乘积为负。
将乘积的符号位和数值部分合并得到最终结果。

35.计算机中表示地址时使用无符号数。地址的值是非负整数，因此可以用无符号数表示。在使用无符号数表示地址时，地址值最高位为0，因为地址值必须是非负整数。如果使用有符号数表示地址，那么最高位用来表示符号，地址空间就会被减半，不是最优选择。因此，答案选A，即无符号数。
36.用原码表示带符号的整数0时，有-0和+0之分，其实就是符号位的变化，
+0:0000 0000; -0 : 1000 0000;
因此用反码表示带符号的整数0时，也有-0和+0之分，分别为+0反码是00000000；-0反码是11111111
而0补码是00000000；补码没有正0与负0之分。

37.若机器字长为8位，则可表示出十进制整数-128的编码是（ 补码）。
原码表示是用最左边的为表示符号，0正1负，其余的7位表示数的绝对值，|-128|=128，用二进制表示时需要8位，所以机器字长为8位时，采用原码不能表示-128。对于负数反码是数的绝对值取反也不能表示-128。
补码表示与原码和反码相同之处的最高位用0表示正1表示负，补码10000000的最高位1既表示其为负数，也表示数字1，从而可以表示出-128。

38.某机器字长为n，最高位是符号位，其定点整数的最大值为（ ）。
最大值为n-1位(符号位）为0(正数），从n-2到0位都为1，值为2^(n-1) -1
39.计算机系统中，定点数常采用补码表示，以下关于补码表示的叙述中，错误的是（ 与真值的对应关系简单且直观 ）。
负数的补码真值需要计算才能获得，无法直观对应。
40.在补码中0具有唯一编码。将补码的符号位取反可以得到移码。对于数字0来说移码与补码都是唯一的。
41.计算机中常采用原码、反码、补码和移码表示数据，其中，±0编码相同的是（ 补码和移码 ）。
42.在计算机的CPU中，通常只设置硬件加法器。只有补码能够将减法转化为加法，故用硬件加法器可以较方便地进行数字加减法。
由于正数的移码大于负数的移码，利用这一特点，移码被广泛用来表示浮点数阶码的数字编码，这可以用比较阶码的大小来实现真值大小的比较。
43.补码表示定点小数，范围是：[-1,（1-2^(-(n-1)))]，这个范围一共有2 ^n 个数
44. 90H即为二进制的：10010000。补码最高位为符号位，1表示负号，所以说明此数为负数，其反码为补码减1：10001111，其原码为反码除符号位皆取反：11110000,即-112,2X=-112,所以真值X=-56。
45. 本题考查计算机系统硬件知识。在计算机中，n位补码（最高位符号位，n-1位数据位），表示范围是-2^(n-1)~ +2 ^(n-1)-1,其中最小值为人为定义，以n=8为例，其中-128的补码是人为定义的10000000
46. 计算机系统中采用补码表示有符号的数值，（ 可以将减法运算转化为加法运算从而简化运算器的设计 ）。
47.假定求浮点数平方根(FPSQR)的操作在某台机器上的一个基准测试程序中占总执行时间的20%，FP运算指令所用时间占总执行时间的50%。采用两种优化FPSQR的方法，第一种方法是增加专门的FPSQR硬件，可以将FPSQR的操作速度提高为原来的 10倍；第二种方法是提高所有FP（浮点）运算指令的执行速度到原来的1.6倍，从而提高求浮点数平方根操作的速度。可以通过计算这两种方法对基准测试程序的加速比来比较这两种方法的优劣。以下叙述正确的是（ ）。
第二种方法的加速比是1.23，效果较好
加速比FPSQR=1/（(1-0.2)+0.2/10)=1/0.82=1.22
加速比FP=1/((1-0.5)+0.5/1.6)=1/0.8125=1.23

48.N=2^E * F其中F是浮点数的尾数，E为浮点数的阶码。影响数值表示范围的是阶码的位数，尾数的位数影响计算的精度。
49.浮点数所能表示的数值范围主要由阶码决定，所表示数值的精度则由尾数决定。八位阶码的最大值为127。
50.


51.
52.下面关于定点数和浮点数的特点的叙述，错误的是（ 浮点数中的尾数，可以不用纯小数形式表示 ）。
在浮点数中，尾数是用纯小数形式表示的。

奇偶校验

52.如果有奇数个位发生误码，则奇偶性发生变化，可以检查出误码，但不能纠错。
如果有偶数个位发生识，则奇偶性不发生变化，不能检查出误码（也称漏检）。
53.所谓码距，是指一个编码系统中任意两个合法编码之间至少有多少个（ 二进制位）不同。
54.奇偶校验（Parity Codes)是一种简单有效的校验方法。这种方法通过在编码中增加一位校验位来使编码中1的个数为奇数（奇校验）或者为偶数(偶校验），从而使码距变为（ 2 ）。
（做题前先看看书）
55.对于奇偶校验，是由若干位有效信息，再加上一个二进制位（校验位）组成校验码，其中奇校验“1”的个数为奇数，而偶校验“1”的个数为偶数，以此校验，如果其中传输过程中有偶数个数发生错误（即1变成0或0变成1），则“1”的个数其奇偶就不会发生改变，也就无法发现错误了，只有奇数个数据位发生错误，才能发现错误。同时，奇偶校验只能查错不能纠错。A、B描述的所有奇数位、所有偶数位有误。
56.模2除法原则：1、被除数的首位为1，商为1。2、被除数的首位为0，商为0。3、模2除法等同于按位异或，要保证每次除完首位都为0，才能进行右移。4、计算时每次右移一位，当被除数的位数小于除数，其为余数。
57.实际上，在CRC运算中，总能保证除数的首位为1，则模2除法运算的商是由余数首位与除数首位的模2除法运算结果确定。因为除数首位总是1，按照模2除法运算法则，那么余数首位是1就商1，是0就商0。
58.循环冗余校验码的两部分分别是（ 左边为信息码（数据），右边为校验码 ）。

存储器

存储器的层次结构

1.DRAM，即动态随机存储器，一般用于内存，需要不断地刷新电路，否则数据就消失了。
2.计算机采用分级存储体系的主要目的是为了解决（ ）问题。
计算机存储系统的设计主要考虑容量、速度和成本三个问题。容量是存储系统的基础，都希望配置尽可能大的存储系统；同时要求存储系统的读写速度能与处理器的速度相匹配；此外成本也应该在一个合适的范围之内。但这三个目标不可能同时达到最优。一般情况下，存储设备读写速度越快，平均单位容量的价格越高，存储容量越小；反之，存储设备读写速度越慢，平均单位容量的价格越低，存储容量越大。为了在这三者之间取得平衡，就采用分级的存储体系结构，由寄存器、高速缓存、主内存、硬盘存储器、磁带机和光盘存储器等构成。操作系统经常访问较小、较贵而快速的存储设备，以较大、较便宜而读写速度较慢的存储设备作后盾。在整体上通过对访问频率的控制来提高存储系统的效能。
3.在微机系统中，BIOS（基本输入输出系统)保存在（ 主板上的ROM ）中。
本题考查计算机系统硬件知识。BIOS(Basic Input Output System)(基本输入输出系统）是一组固化到计算机内主板上一个ROM芯片上的程序，它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序，它可从CMOS中读写系统设置的具体信息。
4.计算机中CPU对其访问速度最快的是（ 通用寄存器 > cache > 内存 > 硬盘 ）。
5.CPU访问存储器时，被访问数据一般聚集在一个较小的连续存储区域中。若一个存储单元已被访问，则其邻近的存储单元有可能还要被访问，该特性被称为（ 空间局部性 ）。
程序的局限性表现在时间局部性和空间局部性：
（1）时间局部性是指如果程序中的某条指令一旦被执行，则不久的将来该指令可能再次被执行；
（2）空间局部性是指一旦程序访问了某个存储单元，则在不久的将来，其附近的存储单元也最有可能被访问。
数据局部性：刚刚被访问过的结点，极有可能在不久之后再次被访问到；将被访问的下一结点，极有可能处于不久之前被访问过的某个结点的附近；
指令局部性：指令在短时间内会被多次读取，其附近的指令也会被多次读取
6.计算机采用分级存储体系的主要目的是为了（解决存储的容量、价格和速度之间的矛盾 ）。
分级存储体系中，速度快的存储器，单位价格高，而速度慢的存储器，单位价格低，所以利用分级方式，能得到很好的性价比。
7.下列光盘格式中，不能多次擦除重写数据的是（CD-R ）。
本题考查光盘存储技术基本常识。题目给出的是常见光盘格式，其中DVD-RAM和DVD-RW是DVD技术所支持的两种不同的可多次擦除重写的DVD光盘格式，CD-R指一次性可写（刻录）CD光盘，而CD-RW指可多次擦除、重写的CD光盘。
8.计算机系统中，虚拟存储体系由（ 主存-辅存 ）两级存储器构成。
此题考查计算机组成中的存储知识，虚拟存储系统是指为扩大主存的能力而由操作系统根据需要从外存，即辅存中拿出一部分空间当作主存来使用。
9.计算机系统的主存主要是由（ DRAM ）构成的。
DRAM：动态随机存取存储器；SRAM:静态随机存取存储器；Cache：高速缓存；EEPROM:电可擦可编程只读存储器。
10.以下存储器中，（ DRAM ）使用电容存储信息且需要周期性地进行刷新。
DRAM，即动态随机存储器，一般用于内存，需要不断地刷新电路，否则数据就消失了。
EPROM是一种断电后仍能保留数据的计算机储存芯片——即非易失性的(非挥发性）。
静态随机存取存储器是随机存取存储器的一种。这种存储器只要保持通电，里面储存的数据就可以恒常保持
EEPROM是指带电可擦可编程只读存储器。是一种掉电后数据不丢失的存储芯片
SRAM：静态随机存取存储器，静态随机存取存储器是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。B选项正确。
FLASH：闪存，特性介于EPROM和EEPROM之间，类似于EEPROM，也可以使用电信号进行信息的擦除操作。整块闪存可以在数秒内删除。
11.以下关于闪存(Flash Memory)的叙述中，错误的是（ 采用随机访问方式，常用来代替主存 ）。
闪存(Flash Memory）是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。
闪存是电子可擦除只读存储器（EEPROM)的变种，EEPROM与闪存不同的是，它能在字节水平上进行删除和重写而不是整个芯片擦写，这样闪存就比EEPROM的更新速度快。由于其断电时仍能保存数据，闪存通常被用来保存设置信息。
闪存不像RAM（随机存取存储器）一样以字节为单位改写数据，因此不能取代RAM，也不能替换主存，因此C选项错误。但是在嵌入式中，可以用闪存代替ROM存储器。

cache的地址映像方法

1.直接映像方式的优点是地址变换很简单，缺点是（灵活性差 ）。
2.在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联（错误）
为解决高速CPU与低速内存之间的速度差异，最经济、有效的方法是在两者之间插入容量不大但操作速度很高的存储器高速缓存（Cache)，起到缓冲作用，使CPU既可以以较快速度存取Cache中的数据，又不使系统成本过高。与主存相比，Cache的容量很小，它保存的只是一部分主存内容的一个副本，且Cache与主存的数据交换是以块为单位。地址映射即是应用某种方法把主存地址定位到Cache中，有全相联方式、直接方式和组相联方式三种方式。
（1）直接映射方式：这是一种最简单而又直接的映射方法，指主存中每个块只能映射到Cache的一个特定的块。在该方法中，Cache块地址j和主存块地址i的关系为：j=i mod Cb其中Cb是Cache的块数。这样，整个Cache地址与主存地址的低位部分完全相同。直接映射法的优点是所需硬件简单，只需要容量较小的按地址访问的区号标志表存储器和少量比较电路；缺点是Cache块冲突概率较高，只要有两个或两个以上经常使用的块恰好被映射到Cache中的同一个块位置时，就会使Cache命中率急剧下降。
（2）全相联映射方式：这种映射方式允许主存的每一块信息可以存到Cache的任何一个块空间，也允许从已被占满的Cache中替换掉任何一块信息。全相联映射的优点是块冲突概率低：其缺点是访问速度慢，并且成本太高。
（3）组相联映射方式：这种方式是前两种方式的折衷方案。这种映射方式在组间是直接映射，而组内是全相联映射，其性能和复杂性介于直接映射和全相联映射之间。
3.在主存与Cache的地址映射方式中，（ ）方式可以实现主存任意一块装入Cache中任意位置，只有装满才需要替换。
全相联映射是指主存中任一块都可以映射到Cache中任一块的方式，也就是说，当主存中的一块需调入Cache时，可根据当时Cache的块占用或分配情况，选择一个块给主存块存储，所选的Cache块可以是Cache中的任意一块。
直接相联映射方式是指主存的某块J只能映射到满足特定关系的Cache块艺中。
全相联映射和直接相联映射方式的优缺点正好相反，也就是说，对于全相联映射方式来说为优点的恰是直接相联映射方式的缺点，而对于全相联映射方式来说为缺点的恰是直接相联映射方式的优点。
组相连映射兼顾了这两种方式的优点：主存和Cache按同样大小划分成块；主存和Cache按同样大小划分成组；主存容量是缓存容量的整数倍，将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同；当主存的数据调入缓存时，主存与缓存的组号应相等，也就是各区中的某一块只能存入缓存的
同组号的空间内，但组内各块地址之间则可以任意存放，即从主存的组到Cache的组之间采用直接映射方式；在两个对应的组内部采用全相联映射方式。
4.按照Cache地址映像的块冲突概率，从高到低排列的是（ ）。直接映像→组相联映像→全相联映像

cache 替换算法

1.优化替换算法的要求是（ 必须先执行一次程序，统计Cache的替换情况 ）。参考《软件设计师教程》第五版P26原话。

磁盘（外存储器）

1.
系统读记录的时间为20/10=2ms。对第一种情况：系统读出并处理记录R1之后，将转到记录R4的开始处，所以为了读出记录R2，磁盘必须再转一圈，需要2ms（读记录）加20ms（转一圈）的时间。这样，处理10个记录的总时间应为处理前9个记录（即R1，R2，…，R9)的总时间再加上读R10和处理时间（9×22ms+6ms=204ms
对于第二种情况，若对信息进行分布优化的结果如下所示：

2.假设某硬盘由5个盘片构成（共有8个记录面），盘面有效记录区域的外直径为30cm，内直径为10cm，记录位密度为250位/mm，磁道密度为16道/mm，每磁道分16个扇区，每扇区512字节，则该硬盘的格式化容量约为（ ）MB。
磁盘容量分为格式化容量和非格式化容量：
非格式化：面数*(磁道数/面）内圆周长最大位密度
格式化容量=面数*(磁道数/面）（扇区数/道）(字节数/扇区)
题干中硬盘的面数为8，每面的磁道数为（30-10）10/216, 【除以2是因为磁道密度算的是半径。】
每磁道扇区为16,每扇区512字节，因此格式化容量为8*（30-10）101616512/2B。注意单位的换算。
3.假设磁盘的每个磁道分成9个块，现一个文件有A，B，…共9条记录，每条记录的大小与块的大小相等，设磁盘转速为27ms/z转，每读出一块后需要2ms的处理时间，若忽略其他辅助时间，若顺序存放这些记录顺序读取，处理此文件需要（），若对文件记录存放顺序调整优化，处理此文件最短时间为（）
磁盘转速为27ms/转，每个磁道存放9条记录，因此读出1条记录为27/9=3ms。读出并处理记录A需要5ms,此时读写头已经转到记录B的中间，因此读出1条记录B必须再转接近一圈，后续8条记录的读取及处理与此相同，但是最后一条记录的读取与处理只需要5ms，于是处理9条记录的总时间是8*（27+3）+3+2=245
由于读出并处理一条记录需要5ms，当读出并处理记录A时，不妨设记录A放在第一个盘块中，读写头已移到第二个盘块的中间，为了能顺序读到B，应将记录放到第三个盘块中，因此存放的顺序A，F，B，G，C，H，D，I,E。处理一条记录并将磁头移到下一条记录时间为3+2+1（等待）=6，处理9条记录总时间为6*8+5=53ms。
4.假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为 16us，由缓冲区送至用户区的时间是5us，在用户区内系统对每块数据的处理时间为1us.若用户需要将大小为10个磁盘块的 Doc1文件逐块从磁盘读入缓冲区，并送至用户区进行处理，那么采用单缓冲区需要花费的时间为（211）us:采用双缓冲区需要花费的时间为（166）μs.
这是一个简单的缓冲区的问题。由于缓冲区的访问是互斥的，所以对单一缓冲区，从磁盘写入和读出到用户区的操作必须串行执行，也就是要保证互斥操作。而CPU对数据的分析与从用户区读数据也是需要互斥操作，但是CPU分析与从磁盘写入缓冲区的操作可以并行。从本题看，由于分析所用的时间小于从磁盘写入缓冲区的时间，因此，CPU会空闲。单缓冲区的总时间=（磁盘写入缓冲区时间+缓冲区读出时间）×10+CPU处理最后一块数据的时间=（16+5)×10+1=211μs。
当采用双缓冲区时，每块缓冲区的操作也必须满足互斥操作，但是，对两块缓冲区的操作却可以并行，所以，当第一个缓冲区写满以后，磁盘紧接着写另一个缓冲区，同时，前一个已经满了的缓冲区被读出到用户区，并立即进行CPU的数据分析。读出操作和数据分析必须互斥进行，故，从时间上看，当数据被读出并分析后，恰好另一个缓冲区也写满了，可以立即进行读出数据到用户区并进行数据分析。两块缓冲区交替进行读写，直到数据分析完毕，因此，总时间=（磁盘写入缓冲区时间）×10+读出最后一块数据时间+CPU分析最后一块数据时间=（16）×10+5+1=166s。
5.某文件管理系统在磁盘上建立了位示图（bitmap)，记录磁盘的使用情况。若磁盘上物理块的编号依次为：0、1、2、……；系统中的字长为32位，位示图中字的编号依次为：0、1、2、…，每个字中的一个二进制位对应文件存储器上的一个物理块，取值0和1分别表示物理块是空闲或占用。假设操作系统将2053号物理块分配给某文件，那么该物理块的使用情况在位示图中编号为（ ）的字中描述。
2053/32=64.156，并且位示图是从0号开始所以选择C
6.若系统在将（ 目录 ）文件修改的结果写回磁盘时发生崩溃，则对系统的影响相对较大。
很多文件系统是先读取磁盘块到主存，在主存进行修改，修改完毕再写回磁盘。但如果读取某磁盘块，修改后再将信息协会磁盘前系统崩溃，则文件系统可能会出现不一致状态。如果这些未被写回的磁盘块是索引结点、目录块，那么后果是不堪设想的。通常，解决方案是采用文件系统的一致性检查，一致性检查包括块的一致性检查和文件的一致性检查。

输入/输出技术

1.在UNIX操作系统中，把输入/输出设备看作是（ 特殊文件 ）。
本题考查的是UNIX操作系统中设备管理的基本概念。在UNIX操作系统中，把输入/输出设备看作是特殊文件。在UNIX系统中包括两类设备：块设备和字符设备。设备特殊文件有一个索引节点，在文件系统目录中占据一个节点，但其索引节点上的文件类型与其他文件不同，是“块”或者是“字符"特殊文件。文件系统与设备驱动程序的接口是通过设备开关表。硬件与驱动程序之间的接口：控制寄存器、l/O指令，一旦出现设备中断，根据中断矢量转去执行相应的中断处理程序，完成所要求的I/O任务。这样，可以通过文件系统与设备接囗，对设备进行相关的操作，因为每个设备有一个文件名，可以向访问文件那样操作。
2.若不考虑I/O设备本身的性能，则影响计算机系统l/O数据传输速度的主要因素是（ 数据总线宽度 ）。
地址总线宽度决定了CPU可以访问的物理地址空间，简单地说就是CPU到底能够使用多大容量的内存。
CPU字长指CPU位时间内(同一时间）能一次处理的二进数的位数。
数据总线负责计算机中数据在各组成部分之间的传送，数据总线宽度是指在芯片内部数据传送的宽度，而数据总线宽度则决定了CPU与二级缓存、内存以及输入/输出设备之间一次数据传输的信息量。
3.以下关于计算机系统中断概念的叙述中，正确的是（ 由I/O设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断 ）。
按照是否可以被屏蔽，可将中断分为两大类：不可屏蔽中断（又叫非屏蔽中断）和可屏蔽中断。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。典型的非屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件地响应，否则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断，CPU对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待是完全可以的。对于软中断，它不受中断允许标志位（IF位）的影响，所以属于非屏蔽中断范畴。
4.计算机运行过程中，CPU需要与外设进行数据交换。采用（ 中断方式和DMA方式）控制技术时，CPU与外设可并行工作。
程序查询方式的原理是：当主机进行I/O操作时，首先发出询问信号，读取设备的状态并根据设备状态决定下一步操作究竟是进行数据传输还是等待。这种控制下，CPU一旦启动I/O，必须停止现行程序的运行，并在现行程序中插入一段程序。程序查询方式的主要特点是CPU有踏步等待现象，CPU与I/O串行工作。
程序中断是指计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，cpu暂时终止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完毕后，cpu将自动返回原来的程序继续执行。在中断方式中CPU与外设可并行工作。
直接内存存取DMA是指在内存与I/O设备间传送数据块的过程中，不需要CPU的任何干涉，只需要CPU在过程考试启动与过程结束时的处理，实际操作由DMA硬件直接执行完成，CPU在此传送过程中可做别的事情。在DMA方式中CPU与外设可并行工作。
5.当用户通过键盘或鼠标进入某应用系统时，通常最先获得键盘或鼠标输入信息的是（ 中断处理 ）程序。

6.在输入输出控制方法中，采用（ DMA ）可以使得设备与主存间的数据块传送无需CPU干预。
计算机中主机与外设间进行数据传输的输入输出控制方法有程序控制方式、中断方式、DMA等。
在程序控制方式下，由CPU执行程序控制数据的输入输出过程。
在中断方式下，外设准备好输入数据或接收数据时向CPU发出中断请求信号，若CPU决定响应该请求，则暂停正在执行的任务，转而执行中断服务程序进行数据的输入输出处理，之后再回去执行原来被中断的任务。
在DMA方式下，CPU只需向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了CPU的负担，可以大大节省系统资源。
7.计算机中CPU的中断响应时间指的是（ 从发出中断请求到开始进入中断处理程序 ）的时间。
中断系统是计算机实现中断功能的软硬件总称。一般在CPU中设置中断机构，在外设接囗中设置中断控制器，在软件上设置相应的中断服务程序。中断源在需要得到CPU服务时，请求CPU暂停现行工作转向为中断源服务，服务完成后，再让CPU回到原工作状态继续完成被打断的工作。中断的发生起始于中断源发出中断请求，中断处理过程中，中断系统需要解决一系列问题，包括中断响应的条件和时机，断点信息的保护与恢复，中断服务程序入口、中断处理等。中断响应时间，是指从发出中断请求到开始进入中断服务程序所需的时间。

8.CPU是在（一个总线周期 ）结束时响应DMA请求的。

指令周期(Instruction Cycle)：取出并执行一条指令的时间。
总线周期（BUS Cycle)：也就是一个访存储器或I/O端口操作所用的时间。
机器周期：在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。
时钟周期（Clock Cycle)：又称震荡周期，是处理操作的最基本单位。

指令周期、总线周期和时钟周期之间的关系：一个指令周期由若干个总线周期组成，而一个总线周期时间又包含有若干个时钟周期。
一个总线周期包含一个（只有取址周期）或多个机器周期。
DMA响应过程为：DMA控制器对DMA请求判别优先级及屏蔽，向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期即可释放总线控制权。此时总线裁决逻辑输出总线应答，表示DMA已经响应，通过DMA控制器通知I/O接囗开始DMA传输。
9.计算机运行过程中，遇到突发事件，要求CPU暂时停止正在运行的程序，转去为突发事件服务，服务完毕，再自动返回原程序继续执行，这个过程称为（中断）；其处理过程中保存现场的目的是（返回去继续执行原程序）【错误选项：防止丢失数据（x）】
程序运行过程中，把函数(或过程)调用与响应调用所需要的代码相结合的过程称为动态绑定。
程序编译过程中，把函数（或过程)调用与响应调用所需要的代码相结合的过程称为静态绑定。
10.采用DMA方式传送数据时，每传送一个数据都需要占用一个（ 存储周期 ）。、
存储周期：通常指连续启动两次操作所需间隔的最小时间，体现主存的速度。
DMA获得内存总线的控制权，单纯的是为了做内存访问，所以仅需要一个存取周期。这是和时钟周期没关系的。本题选择C选项。

Flynn分类法

1.Flynn分类法根据计算机在执行程序的过程中（指令流和数据流 ）的不同组合，将计算机分为4类。
2.Flynn分类法基于信息流特征将计算机分成4类，其中（MISD ）只有理论意义而无实例。

CISC/RISC

1.精简指令系统RISC的特点不包括（ 指令可以对主存单元中的数据直接进行处理。典型的RISC通常都有指令能够直接对主存单元中的数据进行处理，其执行速度较快 ）。
这是CISC的特点。CISC系统中的指令可以对主存单元中的数据直接进行处理。典型的CISC通常都有指令能够直接对主存单元中的数据进行处理，其执行速度较慢。
2.以下关于CISC/RISC计算机的叙述中，不正确的是（ ）。
相比CISC，RISC计算机指精简指令集计算机，这种计算机有下列特点。
①指令系统中只包含使用频率较高但不复杂的指令。
②指令长度固定，指令格式少，寻址方式少。
③只有存取数指令访问主存，其他指令都在寄存器之间运算。
④大部分指令在一个机器周期内完成，采用流水技术。
⑤CPU中增加了通用寄存器的数量。
⑥硬联逻辑控制，不用微程序控制技术。
⑦采用优化的编译，以有效地支持高级语言。
3.以下关于精简指令集计算机(RISC)指令系统特点的叙述中，错误的是（ 指令种类多，指令功能强 ）。
RISC指令系统的最大特点是：
选取使用频率最高的一些简单指令，指令条数少：
指令长度固定，指令格式种类少；
只有取数/存数指令访问存储器，其余指令的操作都在奇存器之间进行。
4.以下关于CISC(Complex Instruction Set Computer,复杂指令集计算机）和RISC（Reduced Instruction Set Computer,精简指令集计算机)的叙述中，错误的是（在CISC中，复杂指令都采用硬布线逻辑来执行 ）。
CISC的主要缺点如下：①微程序技术是CISC的重要支柱，每条复杂指令都要通过执行一段解释性微程序才能完成，这就需要多个CPU周期，从而降低了机器的处理速度；②指令系统过分庞大，从而使高级语言编译程序选择目标指令的范围很大，并使编译程序本身冗长而复杂，从而难以优化编译使之生成真正高效的目标代码；③CISC强调完善的中断控制，势必导致动作繁多，设计复杂，研制周期长；④CISC给芯片设计带来很多困难，使芯片种类增多，出错几率增大，成本提高而成品率降低。
RISC(Reduced Instruction Set Computer,精简指令集计算机)的基本思想是通过减少指令总数和简化指令功能，降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译，提高指令的执行速度，采用硬线控制逻辑，优化编译程序。
实现RISC的关键技术有：①重叠寄存器窗口（overlapping register windows)技术，首先应用在伯克利的RISC项目中；②优化编译技术，RISC使用了大量的寄存器，如何合理分配寄存器、提高寄存器的使用效率，减少访存次数等，都应通过编译技术的优化来实现；③超流水及超标量技术，这是RISC为了进一步提高流水线速度而采用的新技术；④硬线逻辑与微程序相结合在微程序